Дискретные устройства

Дискретные устройства

АННОТАЦИЯ

В курсовом проекте выполняется разработка принципиальной схемы дискретного устройства, состоящего из генератора тактовых импульсов, параллельно-последовательного счётчика импульсов на JK - триггерах и коэффициентом счёта равным 23, делителя частоты на 8, преобразователя кодов, выполнение которого также представлено в виде комбинационного блока ПЛМ, параллельного сумматора по модулю два и двух параллельных регистров. В курсовом проекте используется базис реализации И-НЕ; вид кода - «2 из 5». Минимум один раз для упрощения частично заданных ФАЛ используется минимизация методом существенных переменных.

СОДЕРЖАНИЕ

Введение

1. Синтез основных узлов дискретного устройства

.1 Генератор прямоугольных импульсов

.2 Синтез счётчика импульсов с параллельно-последовательным переносом

.3 Синтез делителя частоты

.4 Синтез параллельного сумматора по модулю два

.5 Синтез параллельного регистра

.6 Синтез преобразователя кодов

. Описание работы дискретного устройства

Заключение

Список использованных источников

ВВЕДЕНИЕ

принципиальная схема дискретный устройство

Теория дискретных устройств (ТДУ) является сравнительно молодой и быстро развивающейся отраслью науки. Её появление в 30-х годах нашего столетия связано с усложнением и совершенствованием релейных систем управления, когда возникла необходимость в их математическом описании. Новый стимул развития ТДУ получила в 50-х годах в связи с применением в устройствах управления полупроводниковой техники и вычислительных машин. В настоящее время разрабатываются вопросы теории, связанные с использованием микросхем большой степени интеграции, программируемых логических матриц, микропроцессоров и других достижений современной микроэлектроники.

Основы ТДУ начали закладываться в 1938 - 1940 гг., когда советский физик В.И.Шестаков, американский математик К.Шеннон и японский учёный А.Накашима доказали возможность использования булевой алгебры при анализе и синтезе контактных схем. Впервые же указал на такую возможность в 1910 г. русский физик П.Эрнефест.

Большое влияние на развитие ТДУ оказало создание электронных вычислительных машин (ЭВМ). Крупный вклад в указанную теорию и практику дискретной техники, особенно в применении к ЭВМ, внёс академик В.М.Глушков.

Устройства железнодорожной автоматики, телемеханики и связи в основном относятся к классу дискретных устройств. К железнодорожным системам автоматики, телемеханики и связи предъявляют повышенные требования с точки зрения надёжности, безопасности и устойчивости работы. [1. - cc.5-6]

1. СИНТЕЗ ОСНОВНЫХ УЗЛОВ ДИСКРЕТНОГО УСТРОЙСТВА

.1 Генератор прямоугольных импульсов

Генератор прямоугольных импульсов (рисунок 1) собран на логических элементах И-НЕ [2].

В данной схеме резистор R1 используется для начального запуска генератора. Напряжение на выходе генератора имеет вид последовательности прямоугольных импульсов, которые в свою очередь воздействуют на другие составляющие части дискретного устройства.

Частота генерации задается с высокой точностью с помощью кварцевого резонатора ZQ1.

Для стабилизации взят кварцевый резонатор на 100000 кГц РПК01.

В соответствии с выходной частотой возьмём R1 = 1 кОм.

Рисунок 1.1.1 - Схема генератора прямоугольных импульсов

Временная диаграмма [2,3] имеет следующий вид:

Рисунок 1.1.2-Временная диаграмма работы генератора прямоугольных импульсов.

Исходя из того, что частота кварцевого резонатора 100000 кГц, период импульсов будет равен  с = 0.01 мкс

1.2 Счетчик с параллельно-последовательным переносом

В счетчиках со смешанным переносом используется двоично-десятичный принцип счета. При этом каждой десятичной цифре соответствует свой двоичный счетчик с Ксч = 10. Внутри каждой декады производится параллельный, а между декадами - последовательный перенос.

Нам необходимо построить двоично-десятичный суммирующий счетчик с Ксч = 23 на JK-триггерах (рисунок 1.2.5). Счетчик имеет две декады: десятки и единицы. При этом Ксч самой старшей декады равен 3 (что меньше десяти), поэтому для этой декады будем использовать отдельную таблицу истинности. Это делается с целью экономии триггеров (для Ксч = 10 требуется 4 триггера, а для Ксч = 3 - два триггера).

Для синтеза данного счетчика необходимо построить таблицу истинности в которую включаются столбцы текущих состояний триггеров счетчика, столбцы последующих состояний триггеров, столбцы определения функций возбуждения (вызывающих переключения) триггеров и столбец номера входного импульса.

Заполнение столбцов функций возбуждения триггеров осуществляется на основе таблицы переходов JK-триггера (таблица 1.2.1).

Таблица 1.2.1 - Таблица переходов JK-триггера

Количество триггеров для Ксч = 10 будет равно . Заполним таблицу истинности для единиц счетчика (таблица 1.2.2).

Таблица 1.2.2 - Таблица истинности для единиц счетчика с Ксч = 23 на JK-триггерах

Поскольку счетчик должен быть суммирующим, то в столбце с номером входного импульса десятичная цифра все время увеличивается на единицу. Столбцы текущих состояний показывают код десятичной цифры в столбце с номером входного импульса, а столбцы последующих состояний показывают увеличенный на единицу код десятичной цифры столбца с номером входного импульса. По сути таблица истинности строится для определения функций возбуждения J и K триггеров таким образом, чтобы они вызвали реализацию триггерами алгоритма суммирования в двоичной интерпретации. После того, как текущие и последующие состояния триггеров заполнены, приступают к определению функций J_i и K_i для каждого из триггеров счетчика.

По таблице истинности получим функции возбуждения триггеров и упростим их с помощью карт Карно (рисунок 1.2.3).

Рисунок 1.2.3 - Упрощение функций с помощью карт Карно

В таком случае для функций возбуждения элементов памяти единиц получим следующие формулы:

;

;

;

;

;

;

;

.

Так же минимизируем функцию J_e4 методом существенных переменных. Составим таблицу существенных переменных (таблица 1.3), в столбцах которой будут запрещенные (на которых J₄ = 0), а в строках - разрешенные (на которых J₄ = 1) наборы переменных [1, 4].

Таблица 1.2.3 - Таблица существенных переменных

Далее отмечаются знаком «Ú» те члены строки, в которые входят обведенные кружком переменные, и они исключаются из дальнейшего рассмотрения.

Так как в таблице 1.2.3 оказались отмечены знаком «Ú» все клетки, в которых переменная не обведена кружком, то далее составляется таблица покрытий существенных переменных (таблица 1.2.4). В строках таблицы размещаются остатки, а в столбцах разрешенные наборы.

Таблица 1.2.4 - Покрытие существенных переменных

Результат минимизации функции J_e4 методом существенных переменных будет следующим J_e4 = Q1Q2Q3.

Заполним таблицу истинности для десятков счетчика (таблица 1.2.5).

Таблица 1.2.5 - Таблица истинности для десятков счетчика с Ксч = 30 на JK-триггерах

По таблице истинности получим функции возбуждения триггеров и упростим их с помощью карт Карно (рисунок 1.2.4).

Рисунок 1.2.4 - Упрощение функций с помощью карт Карно

В таком случае для функций возбуждения элементов памяти десятков получим следующие формулы:

;

;

;

Построим временную диаграмму работы параллельно-последовательного счётчика (рисунок 1.2.6) для пояснения его работы.

Рисунок 1.2.5 - Схема суммирующего параллельно-последовательного счетчика на JK-триггерах с коэффициентом счета равным 23.

1.3 Синтез делителя частоты на 8

Основное назначение делителя частоты - уменьшение частоты следования входных импульсов.

Как следует из предыдущего пункта, счетчики также могут быть использованы для деления частоты. Важное отличие делителя частоты от счетчика заключается в том, что счетчик выдает код числа на своих выходах, которых может быть много и состояния всех триггеров существенны, а делитель частоты имеет в общем случае всего один выход. При этом нас абсолютно не интересует, как изменяют свое состояние все триггеры, за исключением того триггера, на выходе которого появляется поделенная в заданное число раз частота. Это привносит свою специфику в методику синтеза делителей частоты.

Делители с коэффициентом деления кратным 2ⁿ строятся на счетчиках с последовательным переносом (как суммирующих, так и вычитающих, что не имеет значения в данном случае). Наиболее простой делитель с коэффициентом деления равным 2 - это счетный триггер (рисунок 1.3.1).

Рисунок 1.3.1 - Делитель с коэффициентом деления равным 2

При построении делителей частоты с коэффициентом деления не кратным 2ⁿ следует пройти следующие этапы:

1)      определить потребное число триггеров делителя по той же формуле, что и для счетчиков;

2)      построить временную диаграмму работы делителя частоты (для коррекции скважности выходных импульсов);

)        по временной диаграмме построить таблицу истинности делителя, по которой определить функции возбуждения триггеров делителя и построить его схему.

Пусть требуется построить делитель частоты с коэффициентом деления равным 8 на JK-триггерах, управляемых по фронту входного импульса.

Рисунок 1.3.2 - Временная диаграмма работы триггеров делителя частоты на восемь

Таблица 1.3.1 - Таблица истинности счетчика-делителя на восемь на JK-триггерах

Если триггер Qi по срезу входного импульса переключается в нуль, то принимаем его значение равным нулю, а если он по срезу входного импульса переключается в единицу, то принимаем его значение равным единице. Последующие состояния триггеров таблицы истинности заполним для случая, если счетчик-делитель работает по алгоритму суммирования. Затем заполняем функции Ji и Ki на основе таблицы переходов JK-триггера, упрощаем их (рисунок 1.3.3) и строим схему счетчика-делителя на восемь (рисунок 1.3.4).

Рисунок 1.3.3 - Карты Карно для счётчика-делителя на 8

Рисунок 1.3.4 - Схема делителя частоты на 8

1.4 Параллельный сумматор

Двоичными сумматорами называют дискретные устройства, выполняющие операцию сложения двух двоичных чисел [2].

В зависимости от способа суммирования чисел бывают последовательные и параллельные сумматоры.

У сумматоров с параллельным действием сложение выполняется параллельно, сразу во всех разрядах суммируемых чисел.

Синтезируем одноразрядный сумматор параллельного действия. Таблица истинности (таблица 1.4.1) такого сумматора для i-го разряда содержит три двоичных входа: а_i - первое слагаемое, b_i - второе слагаемое и p_i-1 - перенос из i -1 разряда в i-й.

В результате сложения этих трех двоичных чисел образуется двухразрядное число, поэтому сумматор должен иметь два двоичных выхода. Младший выход s_i результата сложения называется частичной суммой, а старший выход p_i - переносом.

Исходя из таблицы истинности, запишем функции выходов s_i и p_i и приведем их к бизису И-НЕ:

На основе полученных формул построим схему i-го разряда параллельного сумматора в базисе И-НЕ, представленную на рисунке 1.4.1.

Рассмотренный сумматор является полным.

Для получения шестиразрядного сумматора соединяют пять одноразрядных полных сумматоров (рисунок 1.4.2)

Таблица 1.4.1 - Таблица истинности одноразрядного сумматора

Рисунок 1.4.1 - Схема i-го разряда полного параллельного сумматора

Рисунок 1.4.2 - Схема пятиразрядного полного параллельно сумматора

Построим диаграмму работы полного параллельного сумматора (рисунок 1.4.3).

На диаграмме a₁ - a₅ - соответственно 1 - 5 разряды первого слагаемого; b₁ - b₅ - 1 - 5 разряды второго слагаемого; P₀, P₁ - P₅ - соответственно переносы для сложения в первый, второй и шестой разряды; s₁ - s₅ - суммы от сложения первого и второго - пятого разрядов. На диаграмме заштрихованы графики выходных сигналов сумматора (рисунок 1.4.3).

Рисунок 1.4.3 - Диаграммы состояний пятиразрядного полного сумматора

1.5 Параллельный регистр

Параллельные регистры используются для хранения данных. Ввод и вывод информации для таких регистров осуществляется в параллельной форме.

Схема параллельного четырёхразрядного регистра на JK-триггерах представлена на рисунке 1.5.1. Все разряды двоичного числа подаются одновременно на входы регистра. На вход С1 подается сигнал управления записью информации, а на вход C2 - сигнал управления считыванием информации.

Правила работы регистра для n-го такта работы представлены в таблице 1.5.1.

Таблица 1.5.1 - Таблица истинности регистра на JK-триггерах

Комбинация C1ⁿ = C2ⁿ = 1 является запрещенной, т.е. нельзя одновременно записывать и считывать информацию.

Построим временную диаграмму регистра памяти. Запись информации с входов x_i в триггере Q_i регистра происходит по фронту импульса C₁ (рисунок 1.7.2). При этом в n-ом такте работы . Считывание информации происходит при наличии импульса C₂. Значение выходных сигналов .

Рисунок 1.5.1 - Схема параллельного регистра на JK-триггерах

Рисунок 1.5.2 - Временная диаграмма работы параллельного регистра

Рисунок 1.5.3 - Схема параллельного регистра на JK-триггерах

Рисунок 1.5.4 - Временная диаграмма работы параллельного регистра

1.6 Синтез преобразователя кодов

Преобразователь кодов - комбинационное дискретное устройство, предназначенное для перевода одного двоичного кода в другой двоичный код [1, 2].

Эти дискретные устройства часто применяются в системах автоматики с целью получения из обычных безизбыточных кодов более сложных избыточных кодов. Избыточные коды позволяют только обнаруживать или обнаруживать и исправлять ошибки в кодовых словах при передаче сигналов по линиям связи на большие расстояния.

Существует два способа синтеза преобразователей кодов: с использованием одной таблицы истинности и свойства независимости входов и выходов и путем последовательного включения дешифратора и шифратора [1, 3].

Нам необходимо построить преобразователь кодов на основе свойства независимости входов и выходов по одной таблице истинности.

Нам требуется построить преобразователь кодов для перевода цифр типового кода «8421» в код «2 из 5» в базисе «И-НЕ» для цифр от 0 до 8. Составим таблицу истинности преобразователя (таблица 1.4.1) в которой отражаются все необходимые комбинации исходного кода «8421» и все соответствующие им комбинации получаемого кода «2 из 5».

Таблица 1.6.1 - Таблица истинности преобразователя из кода «8421» в код «2 из 5»

Для каждой выходной функции составляется совершенная дизъюнктивная нормальная форма от одних и тех же входных переменных на основе свойства независимости выходов:

;

;

;

;

.

Затем полученные функции выходов упрощаются. Упростим функцию Y5 методом Квайна - Мак-Класки. Для этого перепишем ее, заменив переменные их значениями (, а Xi = 1). Тогда Y5 = 0000 Ú 0100 Ú 0101 Ú 1000. Кроме того, учтем, что функция Y5 является частично заданной, в которой кодовые комбинации для цифр 9 - 15 не используются (поскольку с использованием четырех переменных реализуются 2⁴ = 16 кодовых слов), поэтому при упрощении данной и всех остальных функций в данном случае необходимо применить методику упрощения частично заданных функций [4].

Доопределим функцию Y5, добавив в нее кодовые комбинации цифр 9 - 15 и получим функцию

Разобьем полученные кодовые слова функции по группам в зависимости от числа единиц в них (таблица 1.6.2). Применим операцию склеивания к кодам соседних по номерам групп [1, 4]. Склеиванию подвержены лишь те коды, которые различаются одним из четырех символов на соответствующей позиции. После склеивания на месте склеивания символа проставляется знак прочерк «-» и код перемещается в группу с меньшим номером.

После первой операции склеивания процесс повторяется для тех склеенных кодов, у которых прочерки находятся на одинаковых позициях. После второй итерации склеивания процесс опять повторяется.

Когда операцию склеивания больше применить нельзя, переходим к операции поглощения. Для этого составляем таблицу поглощений (таблица 1.6.3). В столбцах данной таблицы размещаются все исходные коды, а в строках - коды оставшиеся после склеивания.

В клетках таблицы на пересечении соответствующих строки и столбца проставляются отметки, если совпадают символы строки и столбца на позициях, где нет прочерков.

Таблица 1.6.2- Операции склеивания

В строке перекрытий таблицы 1.6.4 все клетки должны быть заполнены отметками, снесенными от склеенных кодов (перенос отметок в строку перекрытий в таблице показан стрелками). В первую очередь в строку перекрытий сносятся отметки ядер функции, т.е. тех склеенных кодов, для которых хотя бы в одном столбце есть отметка только от данного склеенного кода. В рассматриваемой таблице все склеенные коды будут ядрами. Поэтому упрощенная функция будет представлять собой сумму всех склеенных кодов

.

Таблица 1.6.3 - Операции поглощения