Синтез дискретных устройств
1. Синтез дискретного устройства
дискретный импульс автомат триггер
1.1 Генератор импульсов
Генератором называется электронное устройство, способное
вырабатывать на выходе электрическую величину, значение которой представляет
собой некоторую периодическую функцию времени [1].
Для целей данного курсового проекта применяется генератор
импульсов, содержащий резистор R1 сопротивлением 82 Ома, катушку индуктивности L1 индуктивностью 10 мкГн,
конденсатор С2 емкостью 3000 нФ, конденсатор С1, емкость которого вычисляется
исходя из формулы:
,
где F - частота импульсов, Сэ -
эквивалентная емкость, вычисляемая по формуле: 
. Разрабатываемое дискретное устройство работает на частоте 100
кГц, следовательно конденсатор С1 имеет емкость 0.27 мкФ. Схема генератора
импульсов приведена на рисунке 1, временная диаграмма приведена на рисунке 2.
Рис. 1 Схема генератора импульсов
Рис. 2. Временная диаграмма генератора импульсов
Достоинством данного генератора импульсов является то, что он
содержит только один логический элемент.
1.2 Счетчик импульсов
Счетчиками называют последовательные цифровые электронные
устройства, обеспечивающие хранение двоичного кода числа и выполнение над ним
микрооперации счета, которая заключается в изменении числа в счетчике на 
[2].
По заданию необходимо разработать суммирующий двоично-десятичный
счетчик импульсов с коэффициентом счета К=12. Информация на выходе счетчика
представляется в коде 7421. Для синтеза схемы применяются D-триггеры и логические элементы базиса И-ИЛИ-НЕ.
Минимизация функций алгебры логики производится с помощью карт Карно.
В связи с необходимостью повышения быстродействия всего
дискретного устройства применяется синхронный счетчик с параллельным переносом.
Рассмотрим методику синтеза такого счетчика:
. Определяется необходимое число триггеров исходя из
заданного К: 
. Составляется таблица функционирования счетчика на основе
заданного порядка изменений его состояний, которая отражает двоичные коды всех
предыдущих и последующих состояний счетчика.
. На основании таблицы функционирования счетчика
составляются карты Карно для всех триггеров, в которых отражаются переходы
последних из предыдущих состояний 
в последующие 
.
. Производится минимизация функций входов всех триггеров,
которые полностью определяют структуру синтезируемого счетчика [3].
Для данного счетчика используется 
триггера для счета от 0 до 9 (код 7421) и один триггер для второго
разряда десятичного числа.
Таблица
1. Выходы триггеров Входы триггеров
|
        D4D3D2D1
|
|
|
|
|
|
|
|
|
|
|
|
|
0 1
2 3 4 5 6 7 8 9
|
0 0
0 0 0 0 0 1 1 1
|
0 0
0 0 1 1 1 0 0 0
|
0 0
1 1 0 0 1 0 0 1
|
0 1
0 1 0 1 0 0 1 0
|
0 0
0 0 0 0 1 1 1 0
|
0 0
0 1 1 1 0 0 0 0
|
0 1
1 0 0 1 0 0 1 0
|
1 0
1 0 1 0 0 1 0 0
|
0 0
0 0 0 0 1 1 1 0
|
0 0
0 1 1 1 0 0 0 0
|
0 1
1 0 0 1 0 0 1 0
|
1 0
1 0 1 0 0 1 0 0
|
Так как в данном счетчике не используются числа больше 9,
следовательно, проводится минимизация не полностью заданных функций:
|
0
|
~
|
0
|
1
|
|
~
|
~
|
~
|
0
|
|
0
|
~
|
~
|
1
|
|
0
|
0
|
1
|
1
|
На вход D5 должна подаваться логическая единица в момент, когда на
выходах первых четырех триггеров будет записано число 9 (в коде 7421 - 1010),
следовательно, 
.
Так как счетчик должен считать от 0 до 11, следовательно в момент,
когда на выходах первых четырех триггеров будет записано число 1 (в коде 7421 -
0001) и на выходе пятого триггера - число 1 (в коде 7421 - 1), на входы
установки нуля (R - входы) всех триггеров должна подаваться логическая единица.
Таким образом, 
.
Итак все функции входов определены:
Схема счетчика (рисунок 3) строится с использованием шин для
упрощения построения. Временная диаграмма счетчика представлена на рисунке 4.
Дополнительные выходы 
служат для взаимодействия с дешифратором и для упрощения схемы
(нет необходимости в дополнительных инверторах).
Рис.
3. Схема счетчика импульсов
Рис.
4. Временная диаграмма счетчика импульсов
1.3 Дешифратор
Дешифратором называют комбинационное цифровое электронное
устройство, предназначенное для распознавания различных кодовых комбинаций
сигналов на его входах [2].
По заданию необходимо разработать дешифратор для
преобразования числа из двоичной системы счисления (код 7421) в десятичную
систему счисления. Для синтеза схемы применяются логические элементы базиса
И-ИЛИ-НЕ.
Минимизация функций алгебры логики не производится, так как в
устройстве происходит преобразование числа из одной системы счисления в другую.
Число входов дешифратора равно числу выходов счетчика
импульсов (5), число выходов дешифратора равно коэффициенту счета счетчика
импульсов (12).
Таблица 2. Выходы
|
Y0
|
Y1
|
Y2
|
Y3
|
Y4
|
Y5
|
Y6
|
Y7
|
Y8
|
Y9
|
Y10
|
Y11
|
|
Q1
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
|
Q2
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
0
|
1
|
0
|
0
|
|
Q3
|
0
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
|
Q4
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
|
Q5
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
Исходя из таблицы 2, получаем функции выходов:
Так как счетчик импульсов имеет выходы , следовательно, установка дополнительных
инверторов не требуется. Дешифратор прямоугольный, двухступенчатый. Схема
дешифратора (рисунок 5) строится с использованием шин для упрощения построения,
временная диаграмма не приводится, так как дешифратор - это однотактное
устройство.
Рис.
5. Схема дешифратора
1.4 Мультиплексор
Мультиплексором называют комбинационное цифровое электронное
устройство с одним выходом, несколькими информационными и управляющими входами,
логическое состояние на выходе которого повторяет сигнал на одном из
информационных входов в соответствии с заданным цифровым кодом на управляющих
входах [2].
По заданию необходимо разработать мультиплексор для
коммутации одного из информационных входов. Для синтеза схемы применяются
логические элементы базиса И-ИЛИ-НЕ.
Минимизация функций алгебры логики не производится. Число
информационных входов мультиплексора равно числу выходов дешифратора (12).
Работу данного мультиплексора можно описать с помощью таблицы
3.
Таблица 3
|
Управляющие
входы
|
Выход
|
|
|
Q4
|
Q3
|
Q3
|
Q1
|
Z
|
Информационные
входы
|
|
0
|
0
|
0
|
0
|
Y0
|
|
|
0
|
0
|
0
|
1
|
Y1
|
|
|
0
|
0
|
1
|
0
|
Y2
|
|
|
0
|
0
|
1
|
1
|
Y3
|
|
|
0
|
1
|
0
|
0
|
Y4
|
|
|
0
|
1
|
0
|
1
|
Y5
|
|
|
0
|
1
|
1
|
0
|
Y6
|
|
|
0
|
1
|
1
|
1
|
Y7
|
|
|
1
|
0
|
0
|
0
|
Y8
|
|
|
1
|
0
|
0
|
1
|
Y9
|
|
|
1
|
0
|
1
|
0
|
Y10
|
|
|
1
|
0
|
1
|
1
|
Y11
|
|
Исходя из таблицы 3, получаем функцию выхода:
Схема мультиплексора (рисунок 6) строится с использованием шин для
упрощения построения, временная диаграмма не приводится, так как мультиплексор
- это устройство, у которого состояние выхода зависит от состояния входа.
Для работы управления мультиплексором необходим дополнительный
делитель частоты, в качестве которого используется последовательный суммирующий
двоичный счетчик с коэффициентом счета K=12. Для данного счетчика необходимо 4 D-триггера (16 состояний). Для исключения состояний счетчика
больших 12 применяется логический элемент И. В момент, когда на выходах
счетчика будет число 11 (в коде 8421 - 1011), логический элемент И подаст
сигнал на входы установки логического нуля всех триггеров. На вход счетчика
подается сигнал с генератора импульсов. Данный счетчик имеет дополнительные
выходы 
для взаимодействия с мультиплексором и для
упрощения схемы (нет необходимости в дополнительных инверторах), а так же выход
К12, предназначенный для регистра сдвига.
Рис.
6. Схема мультиплексора
Рис. 7. Схема счетчика (делителя частоты)
1.5 Регистр сдвига
Регистрами называют последовательные цифровые электронные
устройства, служащие для записи и хранения многоразрядных чисел, выполнения над
ними поразрядных логических операций и вывода хранимой информации. Регистром
сдвига называют регистр с последовательным вводом и выводом информации [2].
По заданию необходимо разработать регистр сдвига, в который
последовательно записывается информация (12 бит). Для синтеза схемы применяются
D-триггеры и логические
элементы базиса И-ИЛИ-НЕ.
Для данного регистра сдвига требуется 12 D-триггеров. Для
преобразования последовательного кода в параллельный служат логические элементы
И: в момент, когда с делителя частоты (рассмотренного в предыдущем разделе)
поступает сигнал К12 (один раз в 12 тактов), на выходах логических элементов И
будет записано число, находящееся в регистре. Обнуление регистра не
предусмотрено, так как за 12 тактов все триггеры изменят свое состояние в
соответствии с поступающей информацией.
Для синхронизации работы на синхронизирующие входы всех
триггеров подается сигнал с генератора импульсов.
Схема регистра сдвига (рисунок 9) строится с использованием шин
для упрощения построения, временная диаграмма не приводится, так как регистр
сдвига - это устройство, у которого состояния триггеров зависит от поступающей
на вход информации.
Пример прохождения числа 110011101001 через заданный регистр
сдвига можно продемонстрировать с помощью таблицы 4.
Таблица
4
|
Выходы
|
|
|
Q0
|
Q1
|
Q2
|
Q3
|
Q4
|
Q5
|
Q6
|
Q7
|
Q8
|
Q9
|
Q10
|
Q11
|
|
Такты
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
2
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
3
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
4
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
5
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
|
6
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
|
7
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
0
|
0
|
|
8
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
|
9
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
0
|
|
10
|
0
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
|
11
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
|
12
|
1
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
Рис.
9. Схема регистра сдвига
1.6 Описание схемы электрической принципиальной
дискретного устройства
Генератор импульсов формирует импульсы с частотой 100 кГц.
Эти импульсы подаются на входы счетчика импульсов и делителя частоты, а также
на синхронизирующий вход регистра сдвига.
Делитель частоты формирует на своих выходах 12 комбинаций
(числа от 0 до 11 в коде 8421) и сигнал, соответствующий двенадцатой комбинации
(1011), который подается на вход регистра сдвига, разрешающий чтение (К12).
Сформированные делителем частоты 12 комбинаций подаются на управляющие входы
мультиплексора.
Счетчик импульсов считает в двоично-десятичном коде (двоичный
код - 7421) от 0 до 11. Числа 10 и 11 образуются комбинацией чисел 0 и 1 в
двоичном коде на выходах первых четырех триггеров и единицей на выходе пятого
триггера.
Число в двоично-десятичном коде подается со счетчика
импульсов на дешифратор, выполняющий преобразование поступающих чисел в
десятичную систему счисления.
В соответствии с поступающими с делителя частоты сигналами на
управляющие входы мультиплексора, мультиплексор коммутирует один из выходов
дешифратора на свой выход.
Далее происходит последовательная запись 12 бит информации в
регистр сдвига. На двенадцатый такт работы регистра (поступление сигнала К12 от
делителя частоты) число, записанное в регистре, передается на его выходы.
Схема электрическая принципиальная приведена в приложении 1.
Для построения дискретного устройства применяются микросхемы
транзисторно-транзисторной логики серии К555. Спецификации элементов схемы
приводятся в приложении 2.
2. Синтез абстрактного автомата
2.1 Абстрактный конечный автомат
Автоматом называется дискретное устройство способное
принимать различное состояние под воздействием входных сигналов, переходить из
одного состояния в другое и вырабатывать выходные сигналы.
Наибольшее распространение получили два вида автоматов:
·
автомат
Мили.
·
автомат
Мура.
Различие между этими автоматами состоит в том, что выходной
сигнал в автомате Мили зависит как от предыдущего состояния, так и от входного
воздействия. В то время как в автомате Мура выходной сигнал зависит только от
состояния в рассматриваемый момент времени.
Для анализа и синтеза автоматов используются чаще всего
таблицы переходов и таблицы выходов, так как по формулам трудно составить
алгебру работы, то есть четкое входное воздействие и соответствующий выходной
сигнал. Это своего рода таблицы истинности, но несколько своеобразной формы
представления.
В синхронном автомате осуществляется синхронизация внешних и
внутренних сигналов.
Синтез абстрактного автомата заключается в получении таблицы
переходов и таблицы выходов или графа. Далее осуществляется структурный синтез,
цель которого состоит в построении схемы, реализующей автомат. В структурной
теории автомат представляется как совокупность двух частей: памяти и
комбинационной схемы [3].
По заданию необходимо разработать синхронный конечный
автомат, заданный таблицей переходов (таблица 5) и таблицей выходов (таблица
6).
Для синтеза схемы применяются D-триггеры и логические
элементы базиса И-ИЛИ-НЕ. Синтез производится графическим методом.
Таблица 5
|
a1
|
a2
|
|
S0
|
S1
|
S0
|
|
S1
|
S2
|
S1
|
|
S2
|
S0
|
S3
|
|
S3
|
S3
|
S4
|
|
S4
|
S4
|
S2
|
|
a1
|
a2
|
|
S0
|
1
|
1
|
|
S1
|
1
|
1
|
|
S2
|
0
|
0
|
|
S3
|
0
|
0
|
|
S4
|
0
|
0
|
Исходя
из таблицы переходов, в автомат поступает два входных сигнала (а1 и а1).
Зашифруем входные сигналы с помощью переменной X, которая может принимать
два значения: 1 - соответствует входному сигналу а1, 0 - соответствует входному
сигналу а2.
Исходя из таблиц переходов и выходов, автомат имеет 5 внутренних
состояний (S0, S1, S2, S3 и S4). Зашифруем эти состояния с помощью
переменных b1, b2 и b3, которые могут принимать значения 1 или
0. Обозначим S0 как 000, это означает, что 
и так далее. Соответствие между
внутренними состояниями и переменными b1, b2, b3 приведено в
таблице 7.
Исходя из таблицы выходов, автомат имеет два выходных состояния (1
и 0).
Зашифруем выходные сигналы с помощью переменной Y, которая может принимать два значения: 1 - соответствует
выходному состоянию 1, 0 - соответствует выходному состоянию 0. Так как в
качестве памяти используются D-триггеры, то
при переходе из одного внутреннего состояния в другое при изменении переменной bi с 0 на 1 или с 1 на 1 на i-ый вход D-триггера
должна подаваться единица. Данное положение отражается на графе автомата.
Таблица 7
|
b1
|
b2
|
b3
|
|
S0
|
0
|
0
|
0
|
|
S1
|
0
|
0
|
1
|
|
S2
|
0
|
1
|
0
|
|
S3
|
0
|
1
|
1
|
|
S4
|
1
|
0
|
0
|
Представим автомат в виде графа (рисунок 10). Цифры в кружках
обозначают внутренние состояния.
Рис.
10. Граф автомата
В результате проведенного кодирования и отметки дуг графа символами
Dbi,
x, y, определяются функции возбуждения и выходов автомата:
Таким образом, все функции определены. Так как автомат
синхронный, то дополнительно вводятся цепи синхронизации. Обозначим
синхронизирующий сиграл С(t), тогда полученные функции примут вид:
Входной сигнал также должен быть синхронизирован: 
Схема синхронного конечног автомата строится с использованием шин
для облегчения построений.
Схема электрическая принципиальная приведена в приложении 3.
Для построения дискретного устройства применяются микросхемы
транзисторно-транзисторной логики серии К555.
Заключение
Во время работы над проектом были получены навыки синтеза
дискретных устройств, таких как генераторы, счетчики, дешифраторы,
мультиплексоры, регистры сдвига и делители частоты. Освоены методы минимизации
функций алгебры логики. Разработан абстрактный автомат.
При выполнении данного курсового проекта особое внимание
уделялось правильному обозначению элементов - использовался ГОСТ. Был проведен
подбор радио электрических и электронных компонент в соответствии с
поставленными задачами.
Список литературы
1. Электронные
устройства железнодорожной автоматики, телемеханики и связи. Под ред. А.В.
Шилейко. М.: Транспорт, 1989.-327 с.
2. Электротехника
и электроника. Под ред. Проф. В.Г. Герасимова. М.: Энергоиздат, 1998. - 432 с.
. Интегральная
схемотехника. Мулярчик С.Г. Мн.: Изд-во БГУ, 1983-189 с.
. Методические
указания для выполнения курсового проекта «Синтез дискретных устройств». К.А.
Бочков, T. В. Кострома, А.Н. Семенюта. Гомель изд-во БелГУТа 1991.