Синтез дискретных устройств

Синтез дискретных устройств

Аннотация

Данный курсовой проект по дисциплине «Теория дискретных устройств» посвящен разработке принципиальной схемы дискретного устройства с заданной структурной схемой. При выполнении курсового проекта получены необходимые навыки по инженерному проектированию дискретных устройств, по разработке схем дискретных устройств и выборе методики расчета, произведена оценка различных вариантов схем.

В данном курсовом проекте разработаны и описаны такие отдельные узлы и блоки дискретного устройства, как: генератор импульсов, счетчик, преобразователь кодов,сумматор, делитель частоты, последовательно-параллельный регистр и параллельно-последовательный регистр. Все схемы в курсовом проекте в соответствии с заданием реализованы в базисе «ИЛИ-НЕ».

Введение

На современном этапе развития научно-технического прогресса повсеместно, во всех отраслях промышленности идет автоматизация производства. Автоматизация производственных процессов имеет огромное значение для народного хозяйства. Автоматы, или электрические и электронные устройства, построенные на разнообразнейших реле и дискретных электронных элементах, берут на себя самую тяжелую и рутинную работу, которую раньше выполнял человек. Автомат имеет огромные преимущества перед человеком. Он никогда не устанет, он никогда не упустит даже самых мельчайших деталей. Автомат всегда выполняет строго заранее определенные действия, и не отходит от них ни на шаг. Исключение составляют лишь редкие случаи - ошибки в программе работы какого-либо устройства или воздействия на него внешних помех. Поэтому все большее внимание уделяется методам разработки безопасных, и надежных устройств.

Цифровое устройство может быть спроектировано правильно только при наличии точных описаний ИС. Более того, спроектированное устройство должно содержать наименьшее число ИС для снижения его стоимости. Этого можно требовать от разработчика только при предоставлении ему полного их описания. Задание ИС с помощью таблиц истинности не только громоздко, но и, являясь первой ступенью синтеза любого цифрового устройства, не содержит описания его работы в минимальной форме, необходимой для облегчения анализа возможностей ИС для конкретных приложений.

ИС нашли широкое применение в вычислительных машинах и комплексах, в электронных устройствах автоматики, аппаратуре связи и передачи данных, современной радиоэлектронной аппаратуре бытового, промышленного и специального назначения; в товарах культурно-бытового назначения (телевизорах, магнитофонах, радиоприемниках, кино, фотоаппаратуре, электронных часах), в транспортной электронике, сельском хозяйстве, медицине и многих других областях.

В том числе огромное количество электронных дискретных устройств, применяются сейчас на железных дорогах всего мира. Не составляет исключения и наша республика. Без современных автоматизированных систем управления невозможно существование железной дороги такой, как мы видим ее сейчас. Устройства автоматизации повышают безопасность проезда поездов, увеличивают пропускную способность железных дорог, увеличивают надежность железной дороги в целом. Поэтому особенно важно развивать эту отрасль.

Дискретные устройства, не учитывая остальные параметры, разделяются на 2 группы: программируемые и с жесткой логикой. Каждая группа имеет свои преимущества. Устройства с жесткой логикой намного превосходят программируемые устройства по быстродействию, однако, если будет необходимо поменять алгоритм работы устройства, устройство с жесткой логикой нужно будет создавать заново, тогда как в программируемом устройстве необходимо лишь заменить микросхему, в которой записана программа или алгоритм работы устройства.

Целью данного курсового проекта является рассмотрение ряда базовых вопросов построения логических устройств с жесткой логикой на базе современных интегральных схем. Развить у студента инженерное мышление т.к. в настоящее время инженеру необходимо знать не только принципы работы дискретных устройств, но знать принципы построения таких устройств. Это необходимо для того, чтобы уметь находить неисправности, знать способы реализации таких устройств в имеющемся элементном базисе.

1. Синтез основных узлов дискретного устройства

.1 Генератор прямоугольных импульсов

Генератор прямоугольных импульсов (рисунок 1) собран на логических элементах ИЛИ-НЕ.

В данной схеме резистор R1 используется для начального запуска генератора. Напряжение на выходе генератора имеет вид последовательности прямоугольных импульсов, которые в свою очередь воздействуют на другие составляющие части дискретного устройства.

Частота генерации задается с высокой точностью с помощью кварцевого резонатора ZQ.

Для стабилизации взят кварцевый резонатор на 1000 кГц РГ06.

В соответствии с выходной частотой возьмём R1 = 1 кОм.

Рисунок 1 - Схема генератора прямоугольных импульсов

Временная диаграмма имеет следующий вид:

Рисунок 1.2-Временная диаграмма работы генератора прямоугольных

Т=1/f=1/1000000=1 мкс

.2 Синтез параллельно-последовательного счетчика

Счётчики импульсов - это дискретные устройства с памятью, осуществляющие подсчёт числа поступающих входных импульсов и хранящих подсчитанное число в виде двоичного кода.

По заданию необходимо разработать суммирующий двоично-десятичный счетчик импульсов с коэффициентом счета К=21 и параллельно-последовательный переносом.Внутри каждой декады будет производиться параллельный, а между декадами - последовательный перенос. Информация на выходе счетчика представляется в коде 8421. Для синтеза схемы применяются D-триггеры[стр] и логические элементы базиса «ИЛИ-НЕ». Минимизация функций алгебры логики производится с помощью карт Карнои Квайна-Мак-Класки.

Для данного счетчика используется m = 4триггера для счета от 0 до 9 и n = 2 триггер для второго разряда десятичного числа:

2^m-1102^m, откуда m = 4;

^n-132ⁿ, откуда n = 2.

Составим отдельно таблицы истинности для младшего и старшего разрядов.

Таблица 1- Таблица истинности младших разрядов счетчика на D-триггерах

Таблица 2 - Таблица истинности старших разрядов счетчика

Минимизируем функции воздействий младших разрядов на D-входы триггеров с помощью карт Карно.

Рисунок 2 - Минимизация функции D3 методом карт Карно

Рисунок 3 - Минимизация функции D2 методом карт Карно

Рисунок 4 - Минимизация функции D методом карт Карно

Упростим функцию D4 методом Квайна-Мак-Класки.

Суть метода в следующем. Члены СДНФ записываются в виде их двоичных номеров. Все номера разбиваются на группы по числу единиц в них. При этом в i-ю группу входят все номера, которые имеют в своем двоичном коде количество единиц равное i. Затем выполняется попарное сравнение членов соседних по номеру групп (т.е. реализуется закон склеивания по отношению к кодовым комбинациям), так как только члены этих групп отличаются лишь в одном разряде. При образовании членов с рангом (числом единиц) выше нулевого в разряды, соответствующие исключенным переменным, пишется знак тире (прочерк).

1-й этап.Составим таблицу не полностью заданной функции.

Таблица 3 - Не полностью заданная ФАЛ четырех переменных

Анализируя данные таблицы, определяем, что в ней имеется 2 разрешенных (9,0) наборов и 8 запрещенных (1,2,3,4,5,6,7,8). Остальные наборы являются неиспользуемыми.

2-й этап. Перепишем данную функцию, дополним её неиспользуемыми состояниями заменив их на разрешённые, подставив вместо ее инверсных аргументов «0», а вместо не инверсных - «1» и получимD4=Q1Q4Q2Q4Q2Q1Q4Q3Q1Q4Q3Q2Q4Q3Q2Q1Q4Q3

D4=00001001101010111100110111101111

3-й этап.Разобьем номера функции на группы по числу единиц.

После разбиения на группы выполняется сравнение соседних групп. При сравнении отыскиваются те пары кодов, которые отличаются одним разря-дом на соответствующих позициях. Тот разряд, которым кодовые комбинации различаются, заменяется прочерком, а полученная комбинация записывается в ту из сравниваемых групп, которая имела меньший номер (таблица 4.4). После первого сравнения полученные члены разложения первого ранга также сравниваются между собой

Таблица 5 - Таблица склеивания соседних групп

Далее, строится таблица поглощений в которую входят все исходные и неиспользуемые коды(в столбцах) и все коды после последнего склеивания (в строках).

Таблица 6 - Таблица поглощений

Таким образом, запишем результат минимизацииD4=Q4Q1.

Запишем функции воздействий старших разрядов на D-входы триггеров, из таблицы видно, что каждому D-входу соответствует тока 1 состояние.

D1=Q2,D2=.

Приведем все состояние D-входов к базису “или-не”:

Младшие разряды

D4=Q4Q3Q2Q1=;

D3=Q3Q3Q2 Q1=;

D2=Q2Q1=;

D1=;

Старшие разряды

D1=Q2=;

D2==;

Рисунок 7 - временная диаграмма поясняющая работу счетчика

1.3 Синтез преобразователя кодов

Преобразователь кодов- комбинационное дискретное устройство, предназначенное для перевода одного двоичного кода в другой двоичный код.Эти дискретные устройства часто применяются в системах автоматики с целью получения из обычных без избыточных кодов более сложных избыточных кодов. Избыточные коды позволяют только обнаруживать или обнаруживать и исправлять ошибки в кодовых словах при передаче сигналов по линиям связи на большие расстояния.

По заданию необходимо построить преобразователь кодов дляперевода чисел типового кода «3а+2» в код «8421» в базисе «ИЛИ-НЕ» для чисел от 13 до 17. Составим таблицу истинности преобразователя кодов:

Таблица7-Таблица истинности преобразователя из кода «8421» в код «3a+1»

Для каждой выходной функции составляем совершенную дизъюнктивную нормальную форму от одних и тех же входных переменных на основе свойства независимости выходов:

Приведём к базису:

Рисунок 8 - Преобразователь кодов

Рисунок 9 - временная диаграмма поясняющая работу ПК

1.4 Синтез делителя частоты

Основное назначение делителя частоты - уменьшение частоты следования входных импульсов.

Как следует из предыдущего пункта, счетчики также могут быть использованы для деления частоты. Важное отличие делителя частоты от счетчика заключается в том, что счетчик выдает код числа на своих выходах, которых может быть много и состояния всех триггеров существенны, а делитель частоты имеет в общем случае всего один выход. При этом нас абсолютно не интересует, как изменяют свое состояние все триггеры, за исключением того триггера, на выходе которого появляется поделенная в заданное число раз частота. Это привносит свою специфику в методику синтеза делителей частоты.

Делители с коэффициентом деления кратным 2ⁿ строятся на счетчиках с последовательным переносом (как суммирующих, так и вычитающих, что не имеет значения в данном случае). Наиболее простой делитель с коэффициентом деления равным 2 - это счетный триггер.

При построении делителей частоты с коэффициентом деления не кратным 2ⁿ следует пройти следующие этапы:

1)      определить потребное число триггеров делителя по той же формуле, что и для счетчиков;

2)      построить временную диаграмму работы делителя частоты (для коррекции скважности выходных импульсов);

)        по временной диаграмме построить таблицу истинности делителя, по которой определить функции возбуждения триггеров делителя и построить его схему.

Пусть требуется построить делитель частоты с коэффициентом деления равным 11 на D-триггерах, управляемых по фронту входного импульса .

Рисунок 10 - Временная диаграмма работы триггеров делителя частоты на 10

Рисунок 11 - делитель частоты

1.5 Последовательно-параллельный регистр

Последовательно-параллельные регистры используют для преобразования двоичных чисел из последовательной формы представления в параллельную.Вход С1 регистра служит для управления занесения информации в регистр, а вход С2 - для управления считыванием преобразованной информации.

Построим временную диаграмму данного регистра на JK-триггерах, где частота импульсов записи С1 последовательных данных должна быть как минимум в m раз выше, чем частота импульсов считывания С2 параллельных данных. При записи данныхПри считывании. Также легко заметить, что длительности параллельных импульсов меньше, чем последовательных. Это свойство связано с длительностью импульса считывания. Поскольку выходные сигналы формируются на элементах совпадения, у которых выходной сигнал будет равен единице, если оба входных равны единице, то длительности импульса С2 и определит длительность сигналов

Рисунок 13 Схема последовательно-параллельного регистра

Рисунок 14 - временная диаграмма П-|| регистра

дискретный устройство электрический схема

1.6 Синтез сумматора

Двоичными сумматорами называют дискретные устройства, выполняющие операцию сложения двух двоичных чисел.

Сложение двух двоичных чисел производится по следующим правилам:

1 слагаемое 0 0 1 1

+ + + +

слагаемое 0 1 0 1

______________

сумма 1 0 0 0

В крайнем правом разряде суммы есть переполнение разряда и перенос единицы в следующий разряд и т.д. Результат суммирования двух единиц равен двум, что вдвое превышает вес единицы в данном разряде. Этот вес равен весу единицы в старшем разряде. Поэтому в данном разряде записывается 0, а результат в виде 1 переносится в следующий разряд[1,c.58].

По заданию, требуется построить пятиразрядный сумматор. Синтезируем параллельный пятиразрядный сумматор с последовательным межразрядным переносом.

Параллельные многоразрядные сумматоры предназначены для одновременного суммирования многоразрядных чисел. На входы каждого одноразрядного сумматора поступают два слагаемых и перенос из предыдущего разряда. Сигнал переноса, получившийся в младшем разряде, последовательно распространяется по цепи переноса к старшим разрядам[1,c.58].

Запишем в виде совершенной дизъюнктивной нормальной формы функции суммы и переноса полного одноразрядного сумматора на основе его таблицы истинности.

Таблица 9-Таблица истинности полного одноразрядного сумматора

Упростим функциюс помощью карты Карно:

Преобразуем данныевыражения к базису «ИЛИ-НЕ»

На основании полученных выражений построим одноразрядный полный сумматор

Рисунок 15 - Схема полного одноразрядного сумматора

Для построения пятиразрядного сумматора воспользуемся схемой содержащей 2 полных независимых одноразрядных сумматора ИМСК555ИМ5

Рисунок16 - шестиразрядный сумматор

Рисунок 16 - временная диаграмма работы сумматора

1.7 Синтез регистра

Конструктивно регистры представляют собой наборы триггеров со схемами управления.Используются параллельно-последовательные регистры для хранения данных и преобразования двоичной информации из параллельной формы в последовательную. Ввод и вывод информации для таких регистров осуществляется в параллельной и последовательной форме.

Все разряды двоичного числа подаются одновременно на входы регистра. На вход С1 подается сигнал управления записью информации, а на вход C2 - сигнал управления считыванием информации.

Правила работы регистра для n-го такта работы представлены в таблице 5.

Таблица 10- Таблица истинности параллельного регистра на D-триггерах

Комбинация C1ⁿ = C2ⁿ = 1 является запрещенной, т. е. нельзя одновременно записывать и считывать информацию[1,c.66-67].

Необходимо построить параллельно-последовательный регистр на 6 разрядов.

Рисунок 17 - Параллельно-последовательный регистр

Рисунок 17 - Временная диаграмма поясняющая работы регистра

1.8 Синтез ПЛМ

На основе таблицы 4 и с учетом свойства независимости входов и выходов можно найти функции алгебры логики выходов матриц М1 и М2.

Таблица 4 - ТИ преобразователя кодов на ПЛМ

Функции на выходе матрицы М1:

На выходе матрицы М2:

В соответствии с полученными уравнениями осуществляется программирование ПЛМ. Узлы матрицы, в которых необходимо сохранить транзисторы, отмечены на рисунке точками.

Рисунок 18 -Точечное начертание ПК на ПЛМ

+5 В

Рисунок 19 - Реализация ПК на ПЛМ

2. Обоснование выбора и описание функциональных и электрических схем проектируемых узлов и блоков ДУ

Рисунок 1 - Структурная схема ДУ

По заданной схеме демультиплексор имеет 5 выходов, а как известно из условия работы у него присутствует адресные входы, в данном случии нам хватит 3 входов, и 1 информационный вход мы возьмем с делителя частоты.

Генератор прямоугольных импульсов генерирует колебания прямоугольной формы с заданным периодом, следовательно на выходе будет постоянно одно состояние.

На параллельно-последовательный счётчик импульсов поступают импульсы, однако он должен считать только до 21,а потом сбрасываться и начинать считать заново, поэтому для подсчёта количества этих импульсов и сохранения потребуется шесть разрядов для десятков(10) и единиц (1001), а следовательно и 6 двухразрядных триггера, которые будут выдавать информацию в параллельном виде.

Так как со счетчика выходит 6 разрядов нам потребуется преобразователь кодов на 6 входов, а как известно из условия работы он преобразует (переводит) из одного кода(3а+2) в другой код (8421). По таблице истинности мы определили что на выходе получается 5 разрядное число, следовательно и 5 выходов.

Так же с генератора импульсов подаются импульсы и на делитель частоты, который по своим свойствам уменьшает количество импульсов на определенное число( по заданию 11), и на выходе мы получаем 2 импульса но уже с большей длительностью, для деления чистоты мы будем использовать 4 триггера, так как каждый триггер делит частоту на 2, и предусмотрим сброс на 11 такте.

Так как на сумматор поступает пять состояний пришедших из преобразователя кодов и демультиплексора, то исходя из работы сумматора мы будет находить сумму состояний между ПК и демультиплексора. Следовательно на выходе вычитающего устройства будет шесть состояний из за переполнения разряда у нас присутствует перенос в следующий разряд.

Для того чтобы получить информацию из параллельной формы в последовательную мы используем параллельно-последовательный регистр. Будем использовать 6 разрядов регистра , с той целью, что с выхода сумматора у нас 6 разрядов.

Работа дискретного устройства заключается в следующем:

Генератор тактовых импульсов, представляющий собой кварцевый генератор, вырабатывающий тактовые импульсы с частотой f = 1000 кГц.

Далее импульсы поступают на суммирующий счетчик с коэффициентом счёта 21,выполненного на D-триггерах. Счетчик считает импульсы от 0 до 21, затем после того, как на всех выходах шести триггеров появляется комбинация 10 0001, что соответствует цифре 21 в десятичном эквиваленте у параллельно-последовательного счетчика, счётчик обнуляется и устанавливается в состояние 00 0000, тем самым запускается новый цикл подсчета импульсов.

В момент времени, когда импульсы поступают на счётчик они также подаются и на ПК, который преобразует полученные данные из одного кода в другой.

В то время когда счетчик подсчитывает импульсы с ГИ подаются импульсы на делитель частоты, который уменьшает частоту импульсов. После чего с делителя частоты импульсы подаются на демультиплексор.

Демультиплексор- комбинационное дискретное устройство, имеющее в общем случае вход данных D, адресные входы Ak, выходы Qn.

В процессе функционирования демультиплексор подключает вход данных к тому из выходов, номер которого задан на адресных входах.

После чего с ПК и демултьтиплексора импульсы подаются сумматор, где импульсы слаживаться, и после чего подаются на регистр.

Регистр позволяет преобразовать информацию с параллельного вида впоследовательный, после чего подаётся на выход.

Заключение

В результате выполнения данного курсового проекта было разработано дискретное устройство (ДУ), которое имеет следующую структуру:

генератор прямоугольных импульсов;

преобразователь кодов;

счетчик с параллельно-последовательным переносом с коэффициентом счёта

равным 21;

параллельно-последовательный регистр;

устройство суммирования;

последовательно-параллельный регистр;

делитель частоты;

Работа каждого блока дискретного устройства была пояснена либо импульсно-временной диаграммой, либо диаграммой состояний. Так же была разработана принципиальная схема данного дискретного устройства, и отдельным пунктом была описана его работа. В качестве элементов памяти были использованы D-триггеры. Дискретное устройство реализовано в базисе «ИЛИ - НЕ».

При выполнении данного курсового проекта также была изучена методика минимизации функций алгебры логики несколькими методами: такими как метод карт Карно и метод Квайна-Мак-Класки.

Список использованных источников

1  Бочков К.А., Березняцкий Ю.Ф. Анализ функциональной структуры и синтез дискретных устройств: Лабораторный практикум по дисциплине “Теория дискретных устройств”. Ч.I-III. / Белорус.гос. ун-т трансп. Гомель: БелГУТ, 2001.

2       Березняцкий Ю.Ф. Задание и минимизация функций алгебры логики: Пособие для практических занятий по дисциплине “Теория дискретных устройств”. - Гомель: БелГУТ, 2004. - 44 с.

         Мулярчик С.Г. Интегральная схемотехника (функционально-логический уровень). - Мн: Изд-во БГУ, 1983. - 189 с.: ил.

         Интегральные микросхемы: Справочник / Б.В. Тарабрин, Л.Ф. Лунин, Ю.Н. Смирнов и др.; - М.: Радио и связь, 1983. - 528 с.: ил.

         Автоматика, телемеханика и связь на транспорте: Пособие по оформлению дипломных проектов / Бочков К.А., Серенков А.Г., Кондрачук В.Ф., Харлап С.Н. - Гомель: БелГУТ, 2002. - 70 с.

Приложение

Разработка и описание элементов управления (сброса/установки)схемой

Схему сброса/установки рассмотрим на примере счётчика импульсов (рисунок В.1):

Она имеет два положения:

нормальное, когда на вход 2 счётчика подается питание через резистор(логическая «1»);

состояние «сброса», когда нажимается кнопка и на вход 2 счётчика подается состояние логического «0».

Конденсатор служит для стабилизации схемы.

Схема сброса/установки показана на рисунке В.2.

Рисунок А.1 - Схема счётчика импульсов с применением в ней схемы сброса/установки

Рисунок А.2 - Схема сброса/установки

Выбор микросхем

4 элемента 2ИЛИ-НЕ

Таблица Б.1 Назначение выводов ИМС К555ЛЕ1

Таблица Б.2 - Параметры ИМС К555ЛЕ1(2ИЛИ - НЕ)

3 элемента 3ИЛИ-НЕ

Таблица Б.3 - Назначение выводов ИМС К555ЛЕ4

Таблица Б.4 - Параметры ИМС 555ЛЕ4(3ИЛИ - НЕ)

Таблица Б.5 - Назначение выводов ИМС К155ЛЕ3

элемента 4ИЛИ-НЕ

Таблица Б.6 - Параметры ИМС К155ЛЕ3(4ИЛИ-НЕ )

1 элемент 8ИЛИ-НЕ

Таблица Б.7 - Назначение выводов ИМС К133ЛМ1