Исследование организации и работы последовательного периферийного интерфейса SP1

  • Вид работы:
    Курсовая работа (т)
  • Предмет:
    Информатика, ВТ, телекоммуникации
  • Язык:
    Русский
    ,
    Формат файла:
    MS Word
    1,13 Мб
  • Опубликовано:
    2012-05-30
Вы можете узнать стоимость помощи в написании студенческой работы.
Помощь в написании работы, которую точно примут!

Исследование организации и работы последовательного периферийного интерфейса SP1

Министерство образования и науки Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«Пермский национальный исследовательский политехнический университет»

Лысьвенский филиал

Факультет: Среднего профессионального образования

Специальность: 230101.51 Вычислительные машины, комплексы, системы и сети


КУРСОВОЙ ПРОЕКТ

по дисциплине: «Цифровая схемотехника»

на тему: «Исследование организации и работы последовательного периферийного интерфейса SP1»

Курсовой проект выполнил

студент группы КСК-11

Грималюк Анатолий Сергеевич

«___» ____________ 2012 г.






Лысьва, 2012 г.

Содержание

1.Введение

. I²C

. История и схемотехника

.Принци работы

.1 Старт и стоп

.2 Подтверждение

4.3 Синхронизация

.4 Адресация в шине I2C

. применение

6. Преимущества

7. Преимущества для конструкторов

8. Пример системы с шиной I²C

. Поддержка ОС

. Производственные технологи

. Часы реального времени ds -1307

. Практика

. Назначение учебного стенда СУ-МК НТЦ-31.100

.1 Технические характеристики

.2 Органы управления стенда

.3 Функциональная схема лабораторного стенда

. Вывод

. Список литературы

Введение

Цель работы. Ознакомится с интерфейсом приборной шины TWI (I2C), изучить схему сопряжения микросхемы часов реального времени с микроконтроллером, разработать и отладить программу для обслуживания устройства.

I²C

(рус. <#"563692.files/image001.gif">

Рисунок 1

Принцип работы

Состояние СТАРТ и СТОП

Процедура обмена начинается с того, что ведущий формирует состояние СТАРТ: генерирует переход сигнала линии SDA из ВЫСОКОГО состояния в НИЗКОЕ при ВЫСОКОМ уровне на линии SCL. Этот переход воспринимается всеми устройствами, подключенными к шине, как признак начала процедуры обмена. Генерация синхросигнала - это всегда обязанность ведущего; каждый ведущий генерирует свой собственный сигнал синхронизации при пересылке данных по шине. Процедура обмена завершается тем, что ведущий формирует состояние СТОП - переход состояния линии SDA из низкого состояния в ВЫСОКОЕ при ВЫСОКОМ состоянии линии SCL. Состояния СТАРТ и СТОП всегда вырабатываются ведущим. Считается, что шина занята после фиксации состояния СТАРТ. Шина считается освободившейся через некоторое время после фиксации состояния СТОП. При передаче посылок по шине I2C каждый ведущий генерирует свой синхросигнал на линии SCL. После формирования состояния СТАРТ, ведущий опускает состояние линии SCL в НИЗКОЕ состояние и выставляет на линию SDA старший бит первого байта сообщения. Количество байт в сообщении не ограничено. Спецификация шины I2C разрешает изменения на линии SDA только при НИЗКОМ уровне сигнала на линии SCL. Данные действительны и должны оставаться стабильными только во время ВЫСОКОГО состояния синхроимпульса. Для подтверждения приема байта от ведущего-передатчика ведомым-приемником в спецификации протокола обмена по шине I2C вводится специальный бит подтверждения, выставляемый на шину SDA после приема 8 бита данных.

 

Подтверждение


Таким образом, передача 8 бит данных от передатчика к приемнику завершаются дополнительным циклом (формированием 9-го тактового импульса линии SCL), при котором приемник выставляет низкий уровень сигнала на линии SDA, как признак успешного приема байта.

Подтверждение при передаче данных обязательно, кроме случаев окончания передачи ведомой стороной. Соответствующий импульс синхронизации генерируется ведущим. Передатчик отпускает (ВЫСОКОЕ) линию SDA на время синхроимпульса подтверждения. Приёмник должен удерживать линию SDA в течение ВЫСОКОГО состояния синхроимпульса подтверждения в стабильном НИЗКОМ состоянии.

В том случае, когда ведомый-приёмник не может подтвердить свой адрес (например, когда он выполняет в данный момент какие-либо функции реального времени), линия данных должна быть оставлена в ВЫСОКОМ состоянии. После этого ведущий может выдать сигнал СТОП для прерывания пересылки данных. Если в пересылке участвует ведущий-приёмник, то он должен сообщить об окончании передачи ведомому-передатчику путем не подтверждения последнего байта. Ведомый-передатчик должен освободить линию данных для того, чтобы позволить ведущему выдать сигнал СТОП или повторить сигнал СТАРТ.

Синхронизация


Синхронизация выполняется с использованием подключения к линии SCL по правилу монтажного И. Это означает, что ведущий не имеет монопольного права на управление переходом линии SCL из НИЗКОГО состояния в ВЫСОКОЕ. В том случае, когда ведомому необходимо дополнительное время на обработку принятого бита, он имеет возможность удерживать линию SCL в низком состоянии до момента готовности к приему следующего бита. Таким образом, линия SCL будет находиться в НИЗКОМ состоянии на протяжении самого длинного НИЗКОГО периода синхросигналов.

Устройства с более коротким НИЗКИМ периодом будут входить в состояние ожидания на время, пока не кончится длинный период. Когда у всех задействованных устройств кончится НИЗКИЙ период синхросигнала, линия SCL перейдет в ВЫСОКОЕ состояние. Все устройства начнут проходить ВЫСОКИЙ период своих синхросигналов. Первое устройство, у которого кончится этот период, снова установит линию SCL в НИЗКОЕ состояние. Таким образом, НИЗКИЙ период синхролинии SCL определяется наидлиннейшим периодом синхронизации из всех задействованных устройств, а ВЫСОКИЙ период определяется самым коротким периодом синхронизации устройств.

Механизм синхронизации может быть использован приемниками как средство управления пересылкой данных на байтовом и битовом уровнях.

На уровне байта, если устройство может принимать байты данных с большой скоростью, но требует определенное время для сохранения принятого байта или подготовки к приему следующего, то оно может удерживать линию SCL в НИЗКОМ состоянии после приема и подтверждения байта, переводя таким образом передатчик в состояние ожидания.

На уровне битов, устройство, такое как микроконтроллер без встроенных аппаратных цепей I2C или с ограниченными цепями, может замедлить частоту синхроимпульсов путем продления их НИЗКОГО периода. Таким образом скорость передачи любого ведущего адаптируется к скорости медленного устройства.

 

Адресация в шине I2C


Каждое устройство, подключённое к шине, может быть программно адресовано по уникальному адресу. Для выбора приемника сообщения ведущий использует уникальную адресную компоненту в формате посылки. При использовании однотипных устройств, ИС часто имеют дополнительный селектор адреса, который может быть реализован как в виде дополнительных цифровых входов селектора адреса, так и в виде аналогового входа. При этом адреса таких однотипных устройств оказываются разнесены в адресном пространстве устройств, подключенных к шине.

В обычном режиме используется 7-битная адресация.

Процедура адресации на шине I2C заключается в том, что первый байт после сигнала СТАРТ определяет, какой ведомый адресуется ведущим для проведения цикла обмена. Исключение составляет адрес «Общего вызова», который адресует все устройства на шине. Когда используется этот адрес, все устройства в теории должны послать сигнал подтверждения. Однако, устройства, которые могут обрабатывать «общий вызов», на практике встречаются редко.

Первые семь битов первого байта образуют адрес ведомого. Восьмой, младший бит, определяет направление пересылки данных. «Ноль» означает, что ведущий будет записывать информацию в выбранного ведомого. «Единица» означает, что ведущий будет считывать информацию из ведомого.

После того, как адрес послан, каждое устройство в системе сравнивает первые семь бит после сигнала СТАРТ со своим адресом. При совпадении устройство полагает себя выбранным как ведомый-приёмник или как ведомый-передатчик, в зависимости от бита направления.

Адрес ведомого может состоять из фиксированной и программируемой части. Часто случается, что в системе будет несколько однотипных устройств (к примеру ИМС памяти, или драйверов светодиодных индикаторов), поэтому при помощи программируемой части адреса становится возможным подключить к шине максимально возможное количество таких устройств. Количество программируемых бит в адресе зависит от количества свободных выводов микросхемы. Иногда используется один вывод с аналоговой установкой программируемого диапазона адресов[1] <#"563692.files/image002.gif">

Рисунок 2

Поддержка ОС

§   В Linux <#"563692.files/image003.gif"> <#"563692.files/image004.gif">

Рисунок 4 - Типовая схема включения

Линии SCL и SDA - это I2C. На линии SQW - находиться тактовый импульс с частотой от 1 Гц до 32,768 Кгц, обычно она не используется.

Рисунок 5 - Выводы микросхемы

У часов есть пара особенностей:

. что бы они работали, в них должна быть батарейка или на крайний случай резистор на 4-10кОм, иначе они не будут работать и отвечать всяким мусором.

. вокруг дорожек кварца должен быт замкнутый контур земли и корпус кварц тоже лучше подключить к земле

Хронометр имеет фиксированный адрес 68h, в 7 битовом адресе + 1 бит указывает на действие - чтение/запись.

Для записи используется следующий алгоритм:

Первый байт - адрес часов 68h + 0 бит указывающий на запись, итого D0h. После получения подтверждения передаётся адрес регистра. Это установит регистровый указатель. Затем начинается передача байтов данных, чтобы остановить его - генерируется условие окончания.

Для чтения:

Первый байт - адрес часов 68h + 1 бит указывающий на запись, итого D1h. После декодирования адреса и выдачи подтверждения устройство начинает передавать данные с указанного адреса (храниться в регистре указателя). Если перед началом чтения указатель регистра не записан, то первый читаемый адрес - это адрес, который был сохранён в нём последним. DS1307 должен принять «неподтверждение» для окончания чтения.

Рисунок 6 - Регистры хронометра DS1307

Для включения часов следует установить бит CH в ноль, это следует сделать принудительно, т.к. часы после включения по умолчанию выключены.

Часы хранят информацию в двоично-десятичном виде - для получения данных достаточно прочитать соответствующий им регистр.может работать как в 24, так и в 12 часовом режиме - за это отвечает бит 12/24 (02h 6 бит). При 24 часовом режиме 5 и 4 биты регистра 02h соответствуют текущему десятку часа, при 12 часовом режиме 4 бит хранит десяток, а 5 признак до полудня / после полудня.

регистр отвечает за выходной тактовый генератор часов, SQW вывод. Бит OUT инвертирует выходной сигнал, бит SQWE включает тактовый генеретор, а биты RS0 и RS1 устанавливают частоту тактового импульса.


Практика

Был изготовлен небольшой модуль часов реального времени. На макетке были собраны часы с использованием микроконтроллера PIC16F628A, знакогенерирующего дисплея 2×16, одной кнопки для задания времени, модуля часов реального времени и с небольшим количеством обвязки.

 <#"563692.files/image009.gif"> <#"563692.files/image010.gif"> <#"563692.files/image011.gif">

Рисунок 10 - Внешний вид передней панели учебного стенда СУ-МК НТЦ-31.100

На передней панели установлены следующие органы управления: 1 2 3 4 5 6 7 8

дискретный светодиодный индикатор (набор из 10 светодиодов ДСИ1 … ДСИ10) (1);

восьмисимвольный семисегментный светодиодный индикатор ССИ (2);

матричный жидкокристаллический индикатор МЖКИ (3);

линейка светодиодов - индикатор аналогового сигнала на выходе ЦАП - ЛСИ (4);

имитаторы аналогового сигнала на входах АЦП АД1…АД3 (5);

датчики дискретных сигналов (набор из 10 переключателей ДД1…ДД2) (6);

кнопка сброса (7);

двенадцатикнопочная клавиатура КЛ (8).

Задняя панель лабораторного стенда приведена на рисунке 2. Учебный стенд СУ-МК НТЦ-31.100 4

Рисунок 11 - Вид задней панели учебного стенда СУ-МК НТЦ-31.100

На задней панели лабораторного стенда расположены: RS-232 XS3) (RS-4(XP14) 22/485 Питание SD CARD (X9) Внешние устройства (XS1) USB Вкл. Выкл. НТЦ-31. 00 “Микропроцессорная техника” 1 3 5

выключатель «Питание» (1);

разъем «RS232» для подключения стенда к персональному компьютеру (2);

разъем «RS422/RS485» для подключения к стенду внешних устройств (3);

разъем «USB» для подключения стенда к персональному компьютеру (4);

разъем «Внешние устройства» для подключения дополнительных внешних устройств (5);

разъем «SD CARD» для подключения к стенду FLASH-карт памяти (SD, MMC) (6).

Функциональная схема лабораторного стенда

Функциональная схема лабораторного стенда приведена на рисунке 3. Стенд построен на базе микроконтроллера ATMega128- семейства AVR. . Для исследования вывода дискретных сигналов используются дискретные светодиодные индикаторы ДСИ1-ДСИ10. Для исследования применения динамической семисегментной индикации используется восьмиразрядный светодиодный семисегментный динамический индикатор ССДИ, управление которым осуществляется через параллельный регистр 1 и дешифратор. Для исследования ввода дискретных сигналов используются датчики дискретных сигналов ДД1-ДД10. К микроконтроллеру подключен матричный жидкокристаллический индикатор МЖКИ и двенадцатикнопочная клавиатура. В стенде организована шина I2C, по которой к микроконтроллеру подключены: АЦП, ЦАП (цифровой резистор), и часы реального времени с электрически стираемым ППЗУ. В стенде организована шина SPI по которой реализована связь микроконтроллера и энергонезависимого ОЗУ (FRAM), электрически стираемого ПЗУ (DATAFLASH). По шине SPI к микроконтроллеру так же подключены разъем для подключения FLASH-карт памяти (SD, MMC) и два последовательных регистра, через регистр 3 осуществляется ввод в микроконтроллер сигналов с датчиков дискретных сигналов ДД3-ДД10, а через регистр 2 вывод сигналов с микроконтроллера на дискретные светодиодные индикаторы ДСИ3- ДСИ10. Для исследования интерфейса 1-wire стенд оснащен термодатчиком, подключенным к микроконтроллеру. Для связи с другими устройствами, стенд оснащен последовательными портами RS232, RS422/RS485. Стенд оснащен разъемом подключения внешних модулей расширения. Отладка программ загружаемых в микроконтроллер осуществляется посредством встроенного в микроконтроллер модуля внутрисхемной отладки, который взаимодействует с программной интегрированной средой разработки программ для микроконтроллеров на персональном компьютере через модуль JTAG ICE, входящий в состав стенда. Подключение модуля JTAG ICE к персональному компьютеру осуществляется через USB. Учебный стенд СУ-МК НТЦ-31.100 5

Все устройства, входящие в состав стенда, кроме JTAG ICE, являются программно-доступными. Электропитание стенда осуществляется от USB.

Рисунок 12 - Функциональная схема учебного стенда СУ-МК НТЦ-31.100

Вывод

Научился пользоваться интернет и поисковой системой Gogle для поиска нужного справочного материала.

Список литературы

1. <http://ru.wikipedia.org/wiki/I%C2%B2C>

. <http://www.ti.com/ww/ru/c2000.htm?CMP=KNC-GoogleTI&247SEM>

. <http://www.efo.ru/doc/Atmel/Atmel.pl?395>

. <http://alex-exe.ru/radio/microcontrollers/ds1307/>

Похожие работы на - Исследование организации и работы последовательного периферийного интерфейса SP1

 

Не нашли материал для своей работы?
Поможем написать уникальную работу
Без плагиата!