Проектирование цифрового устройства для реализации типовых микроопераций
Содержание
Задание курсового проектирования
. Разработка функциональной схемы цифрового устройства для
реализации типовых микроопераций
.1 Разработка и описание функциональной схемы цифрового
устройства
.2 Описание управляющих сигналов
. Разработка принципиальной электрической схемы цифрового
устройства для реализации типовых микроопераций
.1 Выбор элементной базы для построения принципиальной
электрической схемы цифрового устройства
.2 Разработка и описание принципиальной электрической схемы
цифрового устройства
. Разработка и описание основных алгоритмов цифрового
устройства
.1 Разработка и описание алгоритма умножения
.2 Разработка и описание алгоритма сложения
.3 Разработка и описание алгоритма логической операции
. Разработка сборочного чертежа цифрового устройства
для реализации типовых микроопераций
Задание курсового проектирования
Разработать функциональную и принципиальную схему операционного
устройства исходя из основных параметров по вариантам.
Также требуется предоставить блок схемы алгоритмов выполнения операций
над данными, помещенными в РОН по адресам, указанным в десятичном коде.
Параметры операционного устройства
|
№ вар
|
Разряд., особенности
|
Ёмкость РОН (слов)
|
Умножение
|
Сложение
|
Логическая обработка
|
|
|
|
Разряд.
|
Адр. операн.
|
Адр. произв.
|
Разряд
|
Адр. операн.
|
Адр. суммы
|
Разряд.
|
Адр. операн.
|
Вид операции
|
|
10
|
4 (парал. ввод/выв двунапр.
шина)
|
256
|
4
|
2,3
|
3,4
|
8
|
7,8,5,6
|
6,8,10
|
4
|
1,2
|
Если A+B  15, то
записать в ячейку A1 число 0, в противном случае 15.
|
.
Разработка функциональной схемы цифрового устройства для реализации типовых
микроопераций
1.1 Разработка и описание функциональной схемы цифрового устройства
Элементы данного микропроцессорного устройства
АЛУ - арифметико-логическое устройство, служит для выполнения
совокупности арифметических и логических операций над данными, поступающими на
его информационные входы А и В. Тип операции, выполняемой АЛУ, зависит от
совокупности сигналов Yi, поступающих на его входы. Результат F обработки
входных данных снимается с выхода АЛУ.
М1 - мультиплексор, позволяет подавать на вход переноса АЛУ либо сигнал с
выхода триггера переноса Т1, либо произвольный бит переноса С.
М2 - мультиплексор, подключает к входу триггера Т2 либо младший, либо
старший разряды слова, хранящегося в РС.
М3 - мультиплексор, используется для организации в РС различных видов
сдвигов.
М4 - мультиплексор, с помощью которого выбирается признак ветвления
вычислительного процесса.
М5 - мультиплексор, с помощью которого на вход АЛУ подаётся либо
содержимое РС, либо - РР.
Т1 - триггер переноса.
Т2 - триггер, обслуживающий регистр сдвига.
РР - регистр результата, подключенный к выходам АЛУ и фиксирующий
результат операции на требуемый интервал времени.
БР - буферный регистр.
РС - регистр сдвига.
РОН - регистры общего назначения, представляющие собой быстродействующее
запоминающее устройство.
ШФ - шинный формирователь используется как буферное устройство шины
данных.
ДН - детектор нуля формирует на выходе сигнал логической единицы при
наличии нулевого результата операции АЛУ.
ТП - триггер признака генерирует сигнал в зависимости от сигнала,
пришедшего на него.
Описание процесса типовой микрооперации:
Из внешнего устройства на вх/вых канал подается сигнал, который
посылается на мультиплексор M5. С
него идут сигналы на буферный регистр и регистр сдвига РС. С выходов БР и РС
сигнал поступает на информационные входы арифметико-логического устройства АЛУ.
Результаты обработки входных данных F идут на регистр результата РР, с которого происходит запись в регистры
общего назначения РОН.
Дальше в зависимости от управляющего сигнала шинного формирователя ШФ,
данные в нем либо проходят слева направо и выходят на внешнее устройство, либо
связь между узлами разрывается и данные идут на мультиплексор M5, снова повторяя свой путь.
Так как АЛУ
является комбинационным устройством, то для сохранения переноса до этапа
сложения старших полубайтов, его необходимо запомнить. Для этого вводится
триггер Т1. К нему присоединяется мультиплексор М1, который позволяет добавить
на вход переноса сигнал с выхода триггера Т1, либо произвольный внешний бит
переноса С.
Для дополнительного расширения функциональных возможностей вводится
триггер Т2, связанный с РС. Он позволяет запоминать выдвигаемый из разряда
регистра бит и далее, если это необходимо, осуществлять циклический сдвиг
информации в РС. Применение данного триггера даёт возможность увеличивать на единицу
разрядность обрабатываемых регистром данных. Мультиплексор М2 подключает ко
входу триггера Т2 младший разряд слова, хранящегося в РС. Мультиплексор М3
используется для организации в РС различных видов сдвигов.
Детектор нуля ДН формирует на выходе сигнал логической единицы при
наличии нулевого результата операции АЛУ. При отсутствии условных переходов на
триггер признака ТП через мультиплексор М4 поступает сигнал логической единицы.
Переход осуществляется по нулевому значению результата операции в АЛУ, либо по
нулевым значениям старшего или младшего разрядов слова на выходе РР.
1.2 Описание управляющих сигналов
В операционном устройстве управляющие сигналы Yi имеют следующее
назначение:
1 = M, Y2…Y5 = S0…S3,
- выбор типа переноса,
Y6 =
‘0’ - выбор сигнала переноса с Т1;
Y6 =
‘1’ -выбор сигнала С на мультиплексоре М1;- запись результата в АЛУ, переноса и
признаков результата в соответствующие регистры., Y9 - выбор признака на М4;
|
Y8
|
Y9
|
Комментарий
|
|
0
|
0
|
Выбор младшего бита с РР
|
|
1
|
0
|
Выбор старшего бита с РР
|
|
0
|
1
|
Выбор "1"
|
|
1
|
1
|
Выбор результата сравнения
всех битов
|
- управление буферным регистром
Y10 =
‘1’ - запись
Y10 =
‘0’ - хранение, Y12, Y13 -
управление регистром сдвига.
|
Y11
|
Y12
|
Комментарий
|
|
0
|
0
|
Хранение информации
|
|
0
|
1
|
Сдвиг влево
|
|
1
|
0
|
Сдвиг вправо
|
|
1
|
1
|
Параллельная загрузка слова
|
13 - подает принудительный ноль на все разряды регистра., Y15 - установка
режима работы РС (циклический сдвиг, сдвиг с замещением разрядов и т. п.)
|
Y14
|
Y15
|
Комментарий
|
|
0
|
0
|
Подключение М2
|
|
1
|
0
|
Подключение Т2
|
|
0
|
1
|
Запись "1"
|
|
1
|
1
|
Запись "0"
|
- выбор старшего или младшего битов регистра сдвига,
Y16 =
‘0’ - выбор младшего бита РС на М2;
Y16 =
'1' - выбор старшего бита РС на М2;- установка режима работы РОН (запись,
считывание),
Y17 =
‘0’ - запись слова в РОН
Y17 =
‘1’ - считывание информации из РОН;
Y18 -
управление M5.
Y18 =
‘0’ - считывание сигналов на D0
(сигнал из внешнего устройства).
Y18 =
‘1’ - считывание сигналов на D1
(РОН)
А0 …А7 - адрес ячейки РОН, к которой происходит обращение на данном шаге
работы ОУ.
Y19 -
управление ШФ.
Y19 =
‘0’ - данные в ШФ проходят слева направо
Y19 =
‘1’ - связь между узлами разрывается.
2. Разработка принципиальной электрической схемы цифрового устройства для
реализации типовых микроопераций
.1. Выбор элементной базы для построения принципиальной электрической
схемы цифрового устройства
Для построения данной принципиальной электрической схемы лучше всего
использовать микросхемы средней и малой интеграции серий К555, К1533, К155,
КМ185, К533, выполненных по ТТЛ и ТТЛШ технологиям, из-за высокой
распространенности, высокого процента безотказности и общей совместимости. При
выборе микросхем необходимо руководствоваться критерием минимальности числа
используемых корпусов, количества связей и числа незадействованных элементов.
Регистры общего назначения.
|
Условное обозначение
|
Наименование
|
Количество
|
Функция
|
Емкость
|
|
DD1
|
КМ185РУ7
|
1
|
РОН
|
256x4
|
Единичный
сигнал 
переводит
выходы микросхемы в третье состояние, не блокируя режим записи.
|
Таблица истинности
|
|
|
|
|
 /RDOОперации
|
|
|
|
1
|
0
|
*
|
 zЗапись
|
|
|
|
1
|
0
|
0
|
1
|
акт
|
Считывание
|
|
1
|
0
|
1
|
1
|
z
|
Запр. вых
|
|
0
|
0
|
*
|
*
|
z
|
Хранение
|
|
*
|
1
|
*
|
*
|
z
|
Хранение
|
Буферный регистр и регистр результата.
Для буферного регистра и регистра результата выбирается микросхема
К555ТМ9, подходящая по разрядности и с помощью положительного сигнала
синхроимпульса получающая возможность записи.
|
Условное обозначение
|
Наименование
|
Количество
|
Функция
|
|
DD2, DD6
|
К555ТМ9
|
2
|
БР, РР
|
Регистр
имеет инверсный вход 
установки
всех разрядов в нулевое состояние.
Регистр
сдвига.
Для
регистра сдвига выбирается микросхема К5333ИР11, так как необходимо присутствие
реверсивного класса (сдвиг, как вправо, так и влево), режима параллельной
загрузки с входов D0 
D3,
последовательной загрузки с входов DR и DL и режима
хранения. Также она соответствует разрядности.
цифровой микрооперация алгоритм логический
|
Условное
обозначениеНаименованиеКоличествоФункция
|
|
|
|
|
DD3
|
К5333ИР11
|
1
|
РС
|
Параллельная
загрузка при единице на C и логических единиц на входах управления SR и SL.
Режим сдвига вправо - SR=1, SL=0, влево - SR=0, SL=1. При нулях
на входах управления - режим хранения. Ноль на обнуляет
все разряды регистра.
|
Таблица истинности
|
|
|
|
|
|
SR
|
D0
|
D1
|
D2
|
D3
|
Q0
|
Q1
|
Q2
|
Q3
|
|
0
|
*
|
*
|
*
|
z
|
*
|
*
|
*
|
*
|
*
|
0
|
0
|
0
|
0
|
|
1
|
 **акт1abcdabcd
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1
|
r1*z1****r1abc
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1
|
r2*z1****r2r1ab
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1
|
*l1z0****r1abl1
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1
|
*l20****abl1l2
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1
|
*
|
*
|
*
|
|
0
|
*
|
*
|
*
|
*
|
Хранение
|
Арифметико-логическое устройство.
Для
АЛУ выбирается наиболее распространенная микросхема среди АЛУ - К155ИП3. Это
4-х разрядное АЛУ, способное выполнять логические, арифметические и смешанные
операции. Имеет два четырехразрядных входа операндов A0А3 и B0B3, инверсный вход переноса С0, выходы результата F0
3,
инверсный выход переноса из старшего разряда 
4, выходы
распространения P и генерации G переноса, используемые для
наращивания разрядности. Оно как нельзя подходит для тех операций, что
необходимо выполнить, а также удовлетворяет требуемой разрядности.
|
Условное обозначение
|
Наименование
|
Количество
|
Функция
|
|
DD4
|
К155ИП3
|
1
|
АЛУ
|
Данное АЛУ имеет выход с открытым коллектором, обозначенным знаком ‘=’.
На нем формируется сигнал логической единицы при наличии внешнего резистора,
подключенного к источнику питания, в случае равенства операндов A и B, если, комбинацией сигналов S0 =0, S1=1, S2=1, S3=0 задана операция их вычитания.
Функции реализуемые АЛУ.
Шинный формирователь.
Для вывода данных с помощью ШФ была выбрана микросхема КР1533ИП7. Это
счетверенный двунаправленный шинный формирователь. И он вполне подходит к
данным задачам.
|
Условное
обозначениеНаименованиеКоличествоФункция
|
|
|
|
|
DD5
|
КР1533ИП7
|
1
|
ШФ
|
Направление
в шинном формирователе определяется сигналами EO и 
AB.
|
Таблица истинности
|
|
|
EAB
|
A
|
B
|
Напр. передачи
|
|
0
|
Вход
|
Выход
|
A->B
|
|
1
|
1
|
Выход
|
Вход
|
A<-B
|
|
1
|
0
|
z
|
z
|
A B
|
|
0
|
1
|
Запрещенная комбинация
|
Мультиплексоры.
При выборе мультиплексоров необходимо было руководствоваться только
разрядностью и наличием сигналов управления. Все нижеописанные мультиплексоры
удовлетворяют этим условиям.
|
Условное обозначение
|
Наименование
|
Количество
|
Функция
|
|
DD7
|
К1533КП11
|
1
|
М5
|
Выбор входов во всех четырех каналах осуществляется одновременно ко входу
управления S0. При наличии логического нуля - все
входы D0, в противном случае D1.
|
Таблица истинности
|
|
S0
|
|
Выход
|
Выход
|
|
*
|
1
|
z
|
z
|
|
0
|
0
|
D0
|
|
|
1
|
0
|
D1
|
D1
|
Единичный
сигнал на входе управления -
переводит в третье состояние.
|
Условное обозначение
|
Наименование
|
Количество
|
Функция
|
|
DD8, DD13
|
K555КП11
|
2
|
M2,
M1
|
Стандартный
мультиплексор 2->1. При подачи сигнала на 
,
переводит в третье состояние. Управление логической единицей или нулем через S0.
|
Условное обозначениеНаименованиеКоличествоФункция
|
|
|
|
|
DD9, DD14
|
K555КП12
|
2
|
M2,
M1
|
Единственное отличие от предыдущей модели - его четырехразрядность.
Триггеры.
При
выборе триггеров была выбрана микросхема K555ТМ2, так как она содержит в своем
составе два идентичных триггера, с прямым и инверсными выхода q, 
,
инверсные входы установки нуля и
единицы 
, вход
данных D и вход синхронизации по положительному фронту С.
Данные этого триггера подходят для выполнения стандартных задач триггера
переноса и триггера обслуживающего реестр сдвига.
|
Условное
обозначениеНаименованиеКоличествоФункция
|
|
|
|
|
DD10, DD15
|
K555ТМ2
|
3
|
(T1,
T2), ТП
|
Входы
и обладают
приоритетом перед остальными и при поступлении на них парафазных комбинаций
сигналов 0 1 и 1 0 происходит установка выхода триггера Q
соответственно в нулевое или единичное значение. Комбинации 0 0 на входах и является
запрещенной. По положительному фронту синхронизирующего сигнала на входе C,
при наличии на и входах
комбинации 1 1, информация с D входа записывается в триггер и появляется на выходе Q,
где будет храниться до следующего положительного фронта синхроимпульса, либо до
поступления соответствующих сигналов установки на входы и .
|
Таблица истинности
|
|
|
D
|
C
|
Q
|
|
|
0
|
1
|
*
|
*
|
0
|
1
|
|
1
|
0
|
*
|
*
|
1
|
0
|
|
1
|
1
|
1
|
/
|
1
|
0
|
|
1
|
1
|
0
|
/
|
0
|
1
|
|
0
|
0
|
*
|
*
|
н
|
н
|
Логические элементы.
При выборе микросхем, реализующих логические операции, было необходимо,
чтобы они удовлетворяли лишь условию, для которого собственного они и были
отобраны. То есть чтобы они выполняли свои логические операции корректно.
|
Условное обозначение
|
Наименование
|
Количество
|
Функция
|
|
DD11 DD12 DD16
|
К555ЛИ3 К555ЛЕ4 К555ЛИ6
|
1 2 1
|
2И 3ИЛИ-НЕ 4И
|
Стандартные логические элементы, реализующие операции сложения как 4И,
2И, а также операцию множителя с инверсным выходом ИЛИ-НЕ.
3.
Разработка и описание основных алгоритмов цифрового устройства
3.1 Разработка и описание алгоритма умножения
Выполнение умножения.
Задание: перемножить два 4-х разрядных операнда с адресами 2, 3.
Результат произведения занести в адреса 3,4.
3.2 Разработка и описание алгоритма сложения
Выполнение сложения операндов
Задание: сложить два 8-ми разрядных операнда с адресами 7,8,5,6;
Результат занести в адреса 6,8,10.
3.3 Разработка и описание алгоритма логической операции
Выполнение логической операции.
Задание:
Разрядность - 4. Адреса операндов 1,2. Вид операции: Если А+В 
15, то
записать в ячейку А1 число 0, в противном случае 15.
4.
Разработка сборочного чертежа цифрового устройства для реализации типовых
микроопераций
