Проектирование простейших схем комбинационной логики
Лабораторная
работа
ПРОЕКТИРОВАНИЕ
ПРОСТЕЙШИХ СХЕМ КОМБИНАЦИОННОЙ ЛОГИКИ
Выполнил студент группы ЭМ-51
Королев А. А.
Цель работы. Изучить принципы работы
с САПР Xilinx WebPACK и получить практические навыки проектирования простейших
комбинационных схем на базе ПЛИС.
Индивидуальное задание:
<= X5 or (not ( (X8
xor (X7 and X6 and X2)) xor X6));<= X6 or ( (not (X7 OR ( (X1 XOR X6) XOR
X4))) XOR X5);<= (X2 AND ( (NOT (X7 OR (X1 XOR (X1 AND (NOT X1))))))) XOR
X6;<= (X6 AND X3 AND X1) OR (NOT X2) OR ( (NOT X4) XOR X8) OR X7;<= (X5
XOR X7) OR ( (X1 AND X7 AND (NOT X2)) XOR X3);
Ход работы.
. Описание устройства на
языке VHDL:
---------------------------------------------------------------------------------::Date:
00: 49: 16 10/23/2007Name:Name: LOGIC_LAB1 - BehavioralName:
Target
Devices:versions::
Dependencies::0.01 -
File CreatedComments:
--------------------------------------------------------------------------------IEEE;IEEE.
STD_LOGIC_1164. ALL;IEEE. STD_LOGIC_ARITH. ALL;IEEE. STD_LOGIC_UNSIGNED. ALL;
Uncomment the following
library declaration if instantiating
any Xilinx primitives in
this code.
library UNISIM;
use UNISIM. VComponents.
all;LOGIC_LAB1 is(X1: in STD_LOGIC;: in STD_LOGIC;: in STD_LOGIC;: in
STD_LOGIC;: in STD_LOGIC;: in STD_LOGIC;: in STD_LOGIC;: in STD_LOGIC;: out
STD_LOGIC;: out STD_LOGIC;: out STD_LOGIC;: out STD_LOGIC;: out
STD_LOGIC);LOGIC_LAB1;Behavioral of LOGIC_LAB1 is(X1, X2, X3, X4, X5, X6, X7,
X8)<= X5 or (not ( (X8 xor (X7 and X6 and X2)) xor X6));<= X6 or ( (not
(X7 OR ( (X1 XOR X6) XOR X4))) XOR X5);<= (X2 AND ( (NOT (X7 OR (X1 XOR (X1
AND (NOT X1))))))) XOR X6;<= (X6 AND X3 AND X1) OR (NOT X2) OR ( (NOT X4)
XOR X8) OR X7;<= (X5 XOR X7) OR ( (X1 AND X7 AND (NOT X2)) XOR X3);
END PROCESS;Behavioral;
. Набор тестовых воздействий
и временные диаграммы работы устройства.
Рисунок 1 - Временная диаграмма
работы устройства.
Рисунок 2 - Схема устройства
Рисунок 3 -