Номер состояния сч. схемы
|
Десятичный эквивалент числа в сч. схеме
|
Исходное состояние выходов
|
Следующее состояние выходов
|
Состояние D-входов
|
|
|
Q3
|
Q2
|
Q1
|
Q0
|
Q3
|
Q2
|
Q1
|
Q0
|
D3
|
D2
|
D1
|
D0
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
1
|
2
|
3
|
0
|
0
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
3
|
9
|
1
|
0
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
4
|
5
|
0
|
1
|
0
|
1
|
1
|
0
|
0
|
0
|
1
|
0
|
0
|
0
|
5
|
8
|
1
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
0
|
Определим функции возбуждения триггеров:
Таблица
Таблица
Таблица
Таблица
Построим счетную схему младшего разряда (рис.6):
Рис.6 - Счетная схема младшего разряда
4.Синтез схемы делителя частоты
Делитель частоты служит для уменьшения частоты импульсов источника
цифровых импульсов (генератора тактовых импульсов) в Кд раз. Здесь Кд
- коэффициент делителя частоты.
Частота выходных импульсов делителя частоты:
fвых = fвх / Кд,
где fвх - частота генератора тактовых
импульсов на входе делителя частоты.
Схема делителя частоты строится по принципу асинхронных счетных схем и
состоит из n триггеров, соединенных
последовательно. Число триггеров в схеме и Кд связаны соотношением
n ≥
Кд.
Рассмотрим пример построения схемы делителя частоты на D-триггерах и Кд = 26.
4<26<25
(16<26<32)
В данном случае схема состоит из пяти D-триггеров и комбинационной схемы. Так как D-триггер имеет инверсный вход сброса
(вход R), то активным сигналом сброса
является логический ноль. Для организации смены состояний триггеров в момент
прихода очередного импульса на тактовый (счетный) вход триггера младшего
разряда их инверсные выходы должны быть соединены с D-входом. Для организации
асинхронной передачи информации инверсные выходы триггеров нулевого, первого и
второго разрядов необходимо соединить с тактовыми входами триггеров
соответственно первого, второго и третьего разрядов, т. е. по принципу
построения схемы суммирующего счетчика (рис. 7).
Рис.7
Представим временные диаграммы на входе делителя частоты и на каждом
прямом выходе триггеров (рис.8)
Рис.8
Максимальное значение Кд схемы на рис.8 равно 32, т.е. модулю
асинхронного счетчика, построенного на пяти D-триггерах, так как 25= 32. Для получения значения
Кд= 26 необходимо изменить (уменьшить) модуль счета путем обнуления
всех разрядов в момент прихода 26-го импульса. Для этого служит комбинационная
схема, реализующая функцию обнуления триггеров. Для определения вида этой
функции и реализации ее запишем значение Кд в виде 5-разрядного
двоичного числа: 2610= 110102. Каждый разряд этого числа
поставим в соответствие со значением прямого или инверсного выхода триггеров,
т.е. Q4=1 Q3=1; Q2=0; Q1=1; Q0=0.
Функция обнуления триггеров будет иметь вид:
.
Тогда комбинационная схема, реализуемая на основе этой ФАЛ, будет
состоять из 5-входового логического элемента типа 5ИЛИ-НЕ (рис.9).
Рис.9
5.Синтез схемы источника цифровых импульсов
Генератор тактовой частоты (генератор тактовых импульсов) генерирует
электрические импульсы заданной частоты (обычно прямоугольной формы) для
синхронизации различных процессов в цифровых устройствах.
В зависимости от сложности устройства, используют разные типы
генераторов:
) Классический - применяется в несложных конструкциях, не
критичных к стабильности тактового генератора, часто используется
последовательное включение нескольких инверторов через RC-цепь. Частота
колебаний зависит от номиналов резистора и конденсатора. Основной минус данной
конструкции - низкая стабильность. Плюс - предельная простота.
) Кварцевый
) Кварц + микросхема генерации (микросхема генерации представляет
собой специальную микросхему, которая при подаче на её входную ногу сигнала с
кварцевого резонатора будет выдавать на остальных выводах частоту, делённую или
умноженную на исходную.) Данное решение используется в часах, а также на старых
материнских платах (где частоты шин были заранее известны, только внутренняя
частота центрального процессора умножалась коэффициентом умножения).
) Программируемая микросхема генерации. В современных материнских
платах необходимо большое количество разных частот, помимо опорной частоты
системной шины, которые, по возможности, не должны быть зависимы друг от друга.
Хотя базовая частота всё же формируется кварцевым резонатором (частота - 14,3
МГц), она необходима лишь для работы самой микросхемы. Выходные же частоты
корректируются самой микросхемой. Например, частота системной шины может быть
всегда равна стандартным 33 МГц, AGP - 66 МГц и не зависеть от частоты FSB
процессора.
) Тактовый генератор - автогенератор, формирующий рабочие такты
процессора («частоту»). В некоторых процессорах (например, Z80) выполняется
встроенным.
В данной работе источник цифровых импульсов можно построить по типовым
схемам генераторов и формирователей тактовых импульсов (ГТИ) на логических
элементах.
Рис.
В этой схеме резистор R вводит в режим усиления первый инвертор, а
выходное напряжение этого инвертора удерживает в режиме усиления второй
инвертор. Положительная обратная связь осуществляется через конденсатор С. Для
схемы характерно, что генератор обладает "мягким", т. е. не
нуждающимся в первоначальном "толчке", самовозбуждением. Это
означает, что как бы медленно не увеличивалось напряжение питания, генератор
всё равно заработает.
Длительность импульсов регулируют резистором R. Частоту следования импульсов можно определить по выражению
f =1/2RC,
где f - частота, Гц; R - сопротивление, Ом; C- емкость, Ф.
f=1,45кГц.
=> RC = 2f = 2900 Гц
Выбираем резистор из ряда номиналов сопротивлений и емкостей Е24:
С = 2,2 мкФ, R = 1,3 МОм.
Заключение
В данной курсовой работе был произведен синтез цифрового устройства на
базе схемы К1533.
Цифровой устройство может быть выполнено на базе любой серии микросхем.
Устройство, работающее по одному алгоритму, может быть построен (в зависимости
от применяемой серии) по разным схемам. Возможно использование базиса ИЛИ-НЕ,
И-НЕ, НЕ.
Библиографический список
1. Опадчий
Ю.Ф. и др. Аналоговая и цифровая электроника:Учебник для вузов. - М.: Радио и
связь, 2002.- 768с.
.Угрюмов Е.П.
Цифровая схемотехника. - СПб.: БХВ-Петербург, 2001.-528с.
. Кучумов
А.И. Электроника и схемотехника. Учеб. псоб. для вузов. М.: Гелиос АРВ, 2004.
. Бойко В.И.
и др. Схемотехника электронных систем. Цифровые устройства. СПб.: БХВ-Питер,
2004.
1. ено н